Interleavement for transport of frames and cells

   
   

A DMA system includes a plurality of transmit-receive pairs (102, 104) for communicating on a bus. A DMA controller (108) supervises bus handling. The DMA controller (108) includes a priority controller (114), a bus sniffer (112), and a context machine (116). The bus sniffer (112) and context machine (116) identify block transfers as frame or cell transfers and supervise interleaving. The priority controller (114) resolves the priority of each of the constituent transfers of the frame or cell block transfers using a matrix of priority tokens.

Een systeem van DMA omvat een meerderheid van transmit-ontvangt paren (102, 104) voor het communiceren op een bus. Een controlemechanisme van DMA (108) controleert bus behandeling. Controlemechanisme van DMA (108) omvat een prioritair controlemechanisme (114), een bus sniffer (112), en een contextmachine (116). Bus sniffer (112) en contextmachine (116) identificeert blokoverdrachten als kader of celoverdrachten en controleert het doorschieten. Prioritair controlemechanisme (114) lost de prioriteit van elk van de constituerende overdrachten van de kader of celblokoverdrachten gebruikend op een matrijs van prioritaire tekenen.

 
Web www.patentalert.com

< ODT mode conversion circuit and method

< Method and system for establishing, maintaining, and using a persistent fracture log

> Data calls using both constant bit rate and variable bit rate connections

> Signaling address resolution in a communication network

~ 00129