A semiconductor device including a nonvolatile memory unit and a variable
logic unit mounted on a chip is configured to achieve higher speed
operation at a lower voltage. The semiconductor device includes a
nonvolatile memory unit comprising a plurality of rewritable nonvolatile
memory cells and a variable logic unit whose logical functions are
determined, according to logic constitution definition data to be loaded
into storage cells thereof. A nonvolatile memory cell essentially has a
split gate structure composed of a selecting MOS transistor and a memory
MOS transistor and constructed such that the dielectric withstand voltage
of the gate of the selecting MOS transistor is lower than that of the
memory MOS transistor or the gate insulation layer of the selecting MOS
transistor is thinner than that of a high-voltage-tolerant MOS transistor.
Because the selecting MOS transistor has a high Gm, a sufficiently great
current for reading can be obtained.
Un dispositivo a semiconduttore compreso un'unità di memoria non volatile e un'unità variabile di logica montate su un circuito integrato è configurato per realizzare l'più alto funzionamento di velocità ad una più bassa tensione. Il dispositivo a semiconduttore include un'unità di memoria non volatile che contengono una pluralità le cellule rewritable di memoria non volatile e un'unità variabile di logica di cui le funzioni logiche sono determinate, secondo i dati di definizione di costituzione di logica da caricare nelle cellule di immagazzinaggio di ciò. Una cellula di memoria non volatile essenzialmente ha una struttura spaccata del cancello composta di transistore di selezione del MOS e di transistore del MOS di memoria ed ha costruito tali che la tensione dielettrica di withstand del cancello del transistore di selezione del MOS è più bassa di quello del transistore del MOS di memoria o lo strato dell'isolamento del cancello del transistore di selezione del MOS è più sottile di quello di un transistore alto-tensione-tollerante del MOS. Poiché il transistore di selezione del MOS ha un alto Gm, una corrente sufficiente grande per lettura può essere ottenuta.
