Efficient memory modification tracking with hierarchical dirty indicators

   
   

A dirty memory for a computer system is configured hierarchically. This provides for more rapid identification of pages of memory that have been dirtied and require attention. For example for the reintegration of an equivalent memory state to the memories of respective processing sets in a fault tolerant computer following a lockstep error. The dirty memory includes at least two levels. A lower level includes groups of dirty indicators, each dirty indicator being settable to a given state indicative that a page of memory associated therewith has been dirtied. At least one higher level includes dirty group indicators settable to a predetermined state indicative that a group of the lower level associated therewith has at least one dirty indicator in a state indicative that a page of memory associated therewith has been dirtied. There can be more that two layers. Logic controls the operation of the hierarchical dirty memory.

Une mémoire sale pour un système informatique est configurée hiérarchiquement. Ceci prévoit une identification plus rapide des pages de la mémoire qui ont été dirtied et exige l'attention. Par exemple pour la réintégration d'un état équivalent de mémoire aux mémoires du traitement respectif place dans un ordinateur tolérant de défaut suivant une erreur de lockstep. La mémoire sale inclut au moins deux niveaux. Un niveau plus bas inclut des groupes d'indicateurs sales, chaque indicateur sale étant settable à un indicative donné d'état qu'une page de mémoire associée en conséquence a été dirtied. Au moins un niveau plus élevé inclut les indicateurs sales de groupe settable à un indicative prédéterminé d'état qu'un groupe du niveau plus bas associé en conséquence a au moins un indicateur sale dans un indicative d'état qu'une page de mémoire associée en conséquence a été dirtied. Il peut y avoir plus qui deux couches. La logique commande l'opération de la mémoire sale hiérarchique.

 
Web www.patentalert.com

< Methods for efficient transmission of signaling messages in a packet-based network

< Performance of a PCI-X to infiniband bridge

> Control logic for memory modification tracking with hierarchical dirty indicators

> Implementation of an assertion check in ATPG models

~ 00128