In an insulated gate semiconductor device having first, second and third
gate electrodes (10) which are buried in first, second, and third trenches
(7), an emitter electrode (11) is commonly connected to a base region (4),
an emitter region (5) and the second gate electrode (10b), and the third
gate electrode (10c) is connected to only the first gate electrode (10a).
An insulating interlayer (9) interposed between the emitter electrode (11)
and the gate electrodes (10) has a pattern configuration such that the
second gate electrode is partially connected to the emitter electrode, to
thereby control a gate capacity and suppress a short-circuit current
caused by a crack.
В изолированный прибора на полупроводниках строба имея сперва, вторые и третьи электроды строба (10) которые похоронены внутри сперва, во-вторых, и третьи шанцы (7), электрод излучателя (11) общ соединены к низкопробной зоне (4), зоне излучателя (5) и второму электроду строба (10b), и третий электрод строба (10c) соединен к только первому электроду строба (10a). Изолируя прослоек (9) interposed между электродом излучателя (11) и электродами строба (10) имеет конфигурацию картины такие что второй электрод строба частично соединен к электроду излучателя, таким образом для того чтобы контролировать емкость строба и подавлять течение short-circuit причиненное отказом.
