A semiconductor integrated circuit device supplied as an IP (Intellectual
Property), etc., a method of manufacturing the device, and a medium for
storing a processing procedure for deciding the number of delay circuits
built in the device used for designing, more particularly to a
semiconductor integrated circuit device which guarantees the
characteristics of writing into and reading from the built-in memory even
when the manufacturing process conditions are varied. The semiconductor
integrated circuit device is provided with a cache memory which includes a
BIST circuit composed of a pattern generator, a pattern comparator, and an
output register; a register controlled by a register control signal and a
register write signal; a variable delay circuit controlled by the
register; word lines, and a sense amplifier enable signal line. The timing
for enabling the sense amplifier is changed and the memory is measured by
a BIST circuit at the timing, thereby deciding the optimal timing.
Un dispositivo del circuito integrato a semiconduttore fornito come un IP (proprietà intellettuale), ecc., un metodo di produzione del dispositivo e mezzo per immagazzinare una procedura d'elaborazione per decidere il numero di fa ritardare i circuiti sviluppati nel dispositivo utilizzato per la progettazione, più specialmente ad un dispositivo del circuito integrato a semiconduttore in cui garantisce le caratteristiche di scrittura e di lettura dalla memoria incorporata anche quando gli stati trattati di manufacturing sono variati. Il dispositivo del circuito integrato a semiconduttore è fornito di un'antememoria che include un circuito di BIST composto di generatore del modello, di comparatore del modello e di registro dell'uscita; un registro controllato da un segnale di controllo del registro e un registro scrivono il segnale; una variabile fa ritardare il circuito controllato dal registro; le linee di parola e un amplificatore di senso permettono il segnale. La programmazione per permettere l'amplificatore di senso è cambiata e la memoria è misurata da un circuito di BIST alla sincronizzazione, quindi decidente la sincronizzazione ottimale.
