Memory cells are arranged such that one-bit data is stored by two-bit
memory cells. The cell plate electrode of the memory cell capacitor and
the gate electrode of the memory cell transistor are formed in the same
manufacturing step. The amplitude of an isolation control signal applied
to a bit line isolation gate connecting the bit line and the sense
amplifier is restricted, and the word line is driven according to a
negative voltage non-boosted word line scheme. A well region where a
memory block is formed and a well region where the isolation gate is
formed are separately provided, and separate bias voltages are applied
thereto. Thus, a DRAM (dynamic random access memory)-based logic merged
memory is implemented without degrading dielectric breakdown
characteristics of the gate insulating film.
De cellen van het geheugen worden geschikt dusdanig dat het één-beetje gegeven door two-bit geheugencellen wordt opgeslagen. De elektrode van de celplaat van de condensator van de geheugencel en de poortelektrode van de transistor van de geheugencel worden gevormd in de zelfde productiestap. De omvang van een signaal van de isolatiecontrole dat op een de isolatiepoort wordt toegepast die van de beetjelijn de beetjelijn en de betekenisversterker verbindt is beperkt, en de woordlijn wordt gedreven volgens een negatieve voltage niet-opgevoerde regeling van de woordlijn. Een putgebied waar een geheugenblok wordt gevormd en een putgebied waar de isolatiepoort wordt gevormd worden afzonderlijk wordt verstrekt, en de afzonderlijke bias voltages daaraan toegepast. Aldus, DRAM (het dynamische directe toegang memory)-gebaseerde logica samengevoegde geheugen wordt uitgevoerd zonder degraderende diëlektrische analysekenmerken van de poort isolerende film.
