Phase detector for all-digital phase locked and delay locked loops

   
   

A phase detector is comprised of two cross-coupled gates which are capable of phase discrimination down to a level of approximately 10 picoseconds. An arbiter circuit, responsive to the cross-coupled gates, generates mutually exclusive UP and DOWN pulse signals. The UP and DOWN pulse signals may be filtered and used to control the delay line of an all digital delay locked or phase locked loop. Methods of operation are also disclosed.

Ein Phase Detektor wird von zwei kreuzweise gekoppelten Gattern enthalten, die zur Phase Unterscheidung unten zu einem Niveau von ungefähr 10 Picoseconds fähig sind. Ein Schiedsrichterstromkreis, der den kreuzweise gekoppelten Gattern entgegenkommend ist, erzeugt gegenseitig Exklusives auf und ab Impulskennzeichen. Die auf und ab Impulskennzeichen können gefiltert werden und verwendet worden, zu steuern Verzögerungsstrecke von einem allem digitalen verzögert verschlossene oder Phase verriegelte Schleife. Operationsmethoden werden auch freigegeben.

 
Web www.patentalert.com

< Method of outputting internal information through test pin of semiconductor memory and output circuit thereof

< Interface markup language and method for making application code

> Circuit for reducing test time and semiconductor memory device including the circuit

> LSI design method having dummy pattern generation process and LCR extraction process and computer program therefor

~ 00126