Automated wiring pattern layout method

   
   

An automated wiring pattern layout method is provided. With this method, a first wiring pattern is generated with width W and extending in a first direction, and a second wiring pattern is generated with width W and extending in a direction perpendicular to the first wiring pattern in a manner such that the end thereof ends at the end portion of the first wiring pattern. Moreover, an overlapping region is generated by bending an end of either one of the first or the second wiring pattern at a right angle to produce an L-shaped extension and overlaying the first and the second wiring pattern, and a rectangular-shaped VIA pattern is generated at the overlapping region.

Se proporciona un método automatizado de la disposición del patrón que ata con alambre. Con este método, un primer patrón del cableado se genera con la anchura W y el extender en una primera dirección, y un segundo patrón del cableado se genera con la anchura W y ampliar en un perpendicular de la dirección al primer patrón del cableado de una manera tales que el extremo de eso termina en la parte periférica del primer patrón del cableado. Por otra parte, una región traslapada es generada doblando un final de uno del primer o el segundo patrón del cableado a un angulo recto para producir una extensión en forma de l y sobreponiendo el primer y segundo patrón del cableado, y un rectangular VÍA patrón se genera en la región traslapada.

 
Web www.patentalert.com

< Circuit for reducing test time and semiconductor memory device including the circuit

< LSI design method having dummy pattern generation process and LCR extraction process and computer program therefor

> Method and apparatus for placement of components onto programmable logic devices

> Inexpensive method for diagnosing manufacturing defects in an embedded system

~ 00126