Multi-port memory cell

   
   

An improved multi-port memory cell circuit which has a smaller number of write lines and/or transistors than conventional multi-port memory cells, and hence occupies a smaller area, is provided. The reduced area memory cell circuit includes: word lines associated with each bit line of a set of bit lines; a first word line for selecting a subset of the set of bit lines; a second word line for selecting a bit line of the subset of bit lines; and a memory cell for storing a bit value on the selected bit line.

Een betere de celkring van het multi-havengeheugen die een kleiner aantal heeft van lijnen en/of transistors schrijven dan de conventionele cellen van het multi-havengeheugen, en bezet vandaar een kleiner gebied, wordt verstrekt. De verminderde de celkring van het gebiedsgeheugen omvat: woord lijnen verbonden aan elke beetjelijn van een reeks beetjelijnen; een eerste woordlijn voor het selecteren van een ondergroep van de reeks beetjelijnen; een tweede woordlijn voor het selecteren van een beetjelijn van de ondergroep van beetjelijnen; en een geheugencel voor het opslaan van een beetjewaarde op de geselecteerde beetjelijn.

 
Web www.patentalert.com

< Speaker device

< Spent fuel housing square pipe, basket and spent fuel housing container

> Electroabsorption modulator with tunable chirp

> Image processing apparatus, method, and computer program product

~ 00126