Optimal routing line segments and associated buffers are pre-engineered for
each family of ASIC chips by simulating wires segments of various lengths
using distributed resistance and capacitance wire models, and by
estimating crosstalk from neighboring line segments. During ASIC design,
space is reserved on the ASIC substrate for fabricating the buffers, which
are selectively connected by local metal and diffusion structures to form
long distance interconnections. Signals are passed from an ASIC circuit
structure to a selected long distance interconnection by connecting an
output terminal of the ASIC structure either to the input terminal of a
buffer located at one end of the interconnection, or by connecting the
output terminal directed to a line segment of the interconnection.
La ligne optimale segments et amortisseurs associés de cheminement pré-sont machinées pour chaque famille des morceaux d'ASIC en simulant des segments de fils de diverses longueurs en utilisant les modèles distribués de fil de résistance et de capacité, et en estimant l'interférence de la ligne segments voisine. Pendant la conception d'ASIC, l'espace est réservé sur le substrat d'ASIC pour fabriquer les amortisseurs, qui sont sélectivement reliés par les structures locales en métal et de diffusion pour former les interconnexions de fond. Des signaux sont passés d'une structure de circuit d'ASIC à une interconnexion de fond choisie en reliant une borne de rendement de la structure d'ASIC à la borne d'entrée d'un amortisseur situé à une extrémité de l'interconnexion, ou en reliant la borne de rendement dirigée vers une ligne segment de l'interconnexion.
