A semiconductor device comprises an internal circuit and a clock signal
switching unit group having M clock signal switching units. m first clock
signals and n control signals are input to the clock signal switching unit
group (M is not less than m, and M is not less than n). Each of the M
clock signal switching units, to which one of the m first clock signals,
and an output clock signal from another clock signal switching unit are
input, selects one of the m first clock signal and a signal obtained by
delaying the output clock signal from another clock signal switching unit,
based on the n control signals, and outputs the selected one of the m
first clock signal and the signal as an output clock signal. The output
clock signal controls the internal circuit.
Un dispositif de semi-conducteur constitue un circuit interne et un groupe d'unité de commutation de signal d'horloge ayant des unités de commutation de signal d'horloge de M. des signaux d'horloge de m premier et les signaux de commande de n sont entrés dans le groupe d'unité de commutation de signal d'horloge (M n'est pas moins que m, et M n'est pas moins que n). Chacune des unités de commutation de signal d'horloge de M, dans lesquelles un des signaux d'horloge de m premier, et un signal d'horloge de rendement à partir d'une autre unité de commutation de signal d'horloge sont entrés, choisit un du signal d'horloge de m premier et d'un signal obtenus en retardant le signal d'horloge de rendement à partir d'une autre unité de commutation de signal d'horloge, basée sur les signaux de commande de n, et des sorties choisies du signal d'horloge de m premier et du signal comme signal d'horloge de rendement. Le signal d'horloge de rendement commande le circuit interne.
