Dyadic instruction processing instruction set architecture with 20-bit and 40-bit DSP and control instructions

   
   

An instruction set architecture (ISA) to convert voice and data samples into packets for transmission over a network and to convert packets received from the network into voice and data samples. In one embodiment, the ISA includes a digital signal processing (DSP) instruction set architecture for a plurality of signal processing units and a control instruction set architecture to control the execution of DSP instructions by the plurality of signal processing units. In another embodiment, the ISA includes a plurality of DSP instructions including a 20-bit DSP instruction and a 40-bit DSP instruction and a plurality of control instructions to control execution of the plurality of DSP instructions including a 20-bit control instruction and a 40-bit control instruction. The DSP instructions may be dyadic DSP instructions including a main DSP operation and a sub DSP operation.

Une architecture d'ensemble d'instruction (ISA) pour convertir des échantillons de voix et de données en paquets pour la transmission au-dessus d'un réseau et pour convertir des paquets reçus du réseau en échantillons de voix et de données. Dans une incorporation, l'ISA inclut une architecture de traitement d'ensemble d'instruction de signal numérique (DSP) pour une pluralité d'unités de traitement des signaux et une architecture d'ensemble d'instruction de commande pour commander l'exécution des instructions de DSP par la pluralité d'unités de traitement des signaux. Dans une autre incorporation, l'ISA inclut une pluralité d'instructions de DSP comprenant une instruction de 20-bit DSP et une instruction de 40-bit DSP et une pluralité d'instructions de commande de commander l'exécution de la pluralité d'instructions de DSP comprenant une instruction de la commande 20-bit et une instruction de la commande 40-bit. Les instructions de DSP peuvent être des instructions dyadiques de DSP comprenant une opération principale de DSP et une opération secondaire de DSP.

 
Web www.patentalert.com

< Storage area network methods and apparatus for display and management of a hierarchical file system extension policy

< Information processing apparatus that can suspend processing and method therefor

> Computer access authentication method

> Dummy error addition circuit

~ 00123