A circuit for use with a PC16550D UART in 16450 polling mode that will
filter DR bit oscillations. The circuit latches the value of the Line
Status Register during the valid data portion of a LSR register read
cycle, deasserts the read strobe, delays to allow the data bus values to
float, applies the latched values of the LSR to the data bus, then asserts
a ready signal to the microprocessor. If the UART access is not a read
cycle to the LSR, the delay time is bypassed and the UART access cycle
proceeds normally.
Un circuit pour l'usage avec un PC16550D UART en mode de vote 16450 qui filtrera des oscillations de peu de DR. Le circuit verrouille la valeur de la ligne registre de statut pendant la partie valide de données d'un registre de LSR a indiqué le cycle, deasserts le stroboscope indiqué, retarde pour permettre aux valeurs de bus de données de flotter, applique les valeurs verrouillées du LSR au bus de données, puis affirme un signal prêt au microprocesseur. Si l'accès d'UART n'est pas un cycle lu au LSR, le temps de retarder est dévié et le montant de cycle d'accès d'UART normalement.
