An internal circuit structure of a semiconductor chip with array-type
bonding pads. The semiconductor chip has a plurality of bonding pads
located about periphery of the semiconductor chip, a plurality of signal
circuit macros being positioned inside the bonding pads of the
semiconductor chip, and an electro-static discharge clamping circuit ring
between the signal circuit macros and the inner row of the bonding pads.
The bonding pads are positioned in at least four rows along each side of
the semiconductor chip, in which the four rows has an inner row, a
mid-inner row, a mid-outer row, and an outer row. The inner row and the
mid-inner row of the bonding pads consist of signal pads, and the outer
row and the mid-outer row of the bonding pads consist of power pads and
ground pads. Each of the signal circuit macros is positioned to align to
the corresponding bonding pads.
Структура внутреней схемы обломока полупроводника с пусковыми площадками bonding одевать-tipa. Обломок полупроводника имеет множественность пусковых площадок bonding расположенных о периферии обломока полупроводника, множественность макросов цепи сигнала будучи располаганным внутри пусковых площадок bonding обломока полупроводника, и электростатическое кольцо зажимая цепи разрядки между макросами цепи сигнала и внутренним рядком пусковых площадок bonding. Пусковые площадки bonding расположены в по крайней мере 4 рядки вдоль каждой стороны обломока полупроводника, в котором 4 рядка имеют внутренний рядок, мид-vnutrenni1 рядок, мид-narujny1 рядок, и наружный рядок. Внутренний рядок и мид-vnutrenni1 рядок пусковых площадок bonding состоят пусковых площадок сигнала, и наружный рядок и мид-narujny1 рядок пусковых площадок bonding состоят площадок пускового площадки силы и стартовых. Каждый из макросов цепи сигнала расположено для того чтобы выровнять к соответствуя пусковым площадкам bonding.
