A method for designing at least one mask for manufacturing an integrated
circuit is disclosed. The method may include generating a schematic;
entering data representing transistors of the set into a computer-aided
design system; identifying transistors expected to be subject to voltage
levels beyond the bounds of a power rail and a ground rail; designating
robust geometries such transistors and operating the computer-aided design
system to generate mask or masks. Integrated circuits of scalable design
are also disclosed.
Une méthode pour concevoir au moins un masque pour fabriquer un circuit intégré est révélée. La méthode peut inclure produire d'un schéma ; données entrantes représentant des transistors de l'ensemble dans un système de conception assistée par ordinateur ; identifiant des transistors a compté être sujet à des niveaux de tension au delà des limites d'un rail de puissance et d'un rail moulu ; indiquant les geometries robustes de tels transistors et fonctionnement du système de conception assistée par ordinateur de produire du masque ou des masques. Des circuits intégrés de la conception scalable sont également révélés.
