A digital processing system P, configured as a regular tree with n+1 levels
S.sub.0, S.sub.1, S.sub.2 . . . S.sub.n and degree k, provided in the form
of a circuit P.sub.n on the level S.sub.n and forms the root node of the
tree, an underlying level S.sub.n-q, q=1,2, . . . n-1, in the circuit P
provided nested in the K.sup.q-1 circuits P.sub.n-q+1 on the overlying
level S.sub.n-q+1, each circuit P.sub.n-q+1 on this level including k
circuits P.sub.n-q. A q=n defined zeroth level in the circuit P.sub.n
includes from K.sup.n-1 +1 to K.sup.n circuits P.sub.0 which form kernel
processors in the processing device P and on the level S.sub.0 and
constitute the leaf nodes of the tree, the kernel processor P.sub.0 being
provided nested in each of the circuits p.sub.1 on the level S.sub.1. Each
of the circuits P.sub.1, P.sub.2, . . . P.sub.n, includes a logic unit E
which generally is connected with circuits P.sub.0, P.sub.1, . . .
P.sub.n-1. Each of the circuits P.sub.0, P.sub.1, . . . P.sub.n has
additionally identical interfaces I, such that I.sub.P0 -I.sub.P1 - . . .
I.sub.Pn.
Un sistema de proceso digital P, configurado como árbol regular con n+1 los niveles S.sub.0, S.sub.1, S.sub.2. . . S.sub.n y grado k, con tal que en la forma de un circuito P.sub.n en el nivel S.sub.n y formas el nodo de la raíz del árbol, un nivel subyacente S.sub.n-q, q=1,2. . . n-1, en el circuito P proporcionó jerarquizado en K.sup.q-1 los circuitos P.sub.n-q+1 en el nivel sobrepuesto S.sub.n-q+1, cada circuito P.sub.n-q+1 en este nivel incluyendo k circula P.sub.n-q. Un nivel definido q=n del zeroth en el circuito P.sub.n incluye de K.sup.n-1 +1 a los circuitos P.sub.0 que forman procesadores del núcleo en el dispositivo de proceso P y en el nivel S.sub.0 y constituyen los nodos de la hoja del árbol, el procesador P.sub.0 de K.sup.n del núcleo que es proporcionado jerarquizado en cada uno de los circuitos p.sub.1 en el nivel S.sub.1. Cada uno de los circuitos P.sub.1, P.sub.2. . . P.sub.n, incluye una unidad E de la lógica que esté conectada generalmente con los circuitos P.sub.0, P.sub.1. . . P.sub.n-1. Cada uno de los circuitos P.sub.0, P.sub.1. . . P.sub.n tiene además interfaces idénticos I, tal que I.sub.P0 - I.sub.P1 -. . . I.sub.Pn.
