An operational margin of a memory of a semiconductor integrated circuit
device including an SRAM is improved. In order to set the Vth of driving
MISFETs Qd, transfer MISFETs Qt and MISFETs for load resistance QL forming
memory cells of an SRAM, relatively and intentionally higher than the Vth
of predetermined MISFETs of SRAM peripheral circuits and logic circuits
such as microprocessor, an impurity introduction step is introduced to set
the Vth of the driving MISFETs Qd, transfer MISFETs Qt and MISFETs for
load resistance, separately from an impurity introduction step for setting
the Vth of the predetermined MISFETs.
Een operationele marge van een geheugen van een halfgeleiderapparaat van geïntegreerde schakelingen met inbegrip van een SRAM is beter. Om Vth te plaatsen van het drijven van Qd MISFETs, overdracht MISFETs Qt en MISFETs voor ladingsweerstand QL die geheugencellen van een SRAM vormt, vrij en opzettelijk hoger dan Vth van vooraf bepaalde MISFETs van randkringen SRAM en logicakringen zoals microprocessor, wordt een stap van de onzuiverheidsinleiding geïntroduceerd om Vth van drijfmISFETs Qd, overdracht MISFETs Qt en MISFETs voor ladingsweerstand, gescheiden van een stap te plaatsen van de onzuiverheidsinleiding voor het plaatsen van Vth van vooraf bepaalde MISFETs.
