Literal sharing method for fast sum-of-products logic

   
   

A method and apparatus for implementing fast sum-of-products logic in a Field Programmable Gate Array (FPGA) is disclosed. The method includes literal-sharing decomposition of the sum-of-products logic to reduce the number of configurable logic block (CLB) slices required to implement wide fan-in logic functions on an FPGA. The decomposition is performed by combining product terms having similar literal patterns. The apparatus includes a CLB including a plurality of slices and a second-level logic (separate from the slices) circuit to combine the outputs of the slices. Typically, the second-level logic is an OR gate or its equivalent that implements the sum portion of the sum-of-products expression. Alternatively, a combining gate may be included within the slice to combine the output of the slice to output of another slice preceding the first slice. In this case the combing gates of each of the slices are connected in series to sum the result of the product operation of a given slice with the product operations from preceding slices. The slice may also include a dedicated function generator to increase the performance of each slice to implement wide functions, particularly sum-of-products functions. The dedicated function generator may be an AND gate and an OR gate with a multiplexer as a selector.

Un metodo e un apparecchio per effettuare la logica veloce dei somma-de-prodotti in un allineamento di cancello programmabile del campo (FPGA) è rilevato. Il metodo include la letterale-compartecipazione della decomposizione della logica dei somma-de-prodotti per ridurre il numero di fette configurabili del blocchetto di logica (CLB) richieste per effettuare le funzioni larghe di logica di entrata su un FPGA. La decomposizione è effettuata unendo i termini del prodotto che hanno modelli letterali simili. L'apparecchio include un CLB compreso una pluralità di fette e di circuito di logica del secondo-livello (a parte dalle fette) per unire le uscite delle fette. Tipicamente, la logica del secondo-livello è O cancello o il relativo equivalente che effettua la parte di somma dell'espressione dei somma-de-prodotti. Alternativamente, un cancello di combinazione può essere incluso all'interno della fetta unire l'uscita della fetta ad uscita di un'altra fetta che precede la prima fetta. In questo caso i cancelli di pettinatura di ciascuna delle fette sono collegati in serie per sommare il risultato del funzionamento del prodotto di data fetta con i funzionamenti del prodotto dalle fette preceding. La fetta può anche includere un generatore di funzioni dedicato per aumentare le prestazioni di ogni fetta alle funzioni larghe dello strumento, specialmente funzioni dei somma-de-prodotti. Il generatore di funzioni dedicato può essere E gate ed O cancello con un multiplexor come selettore.

 
Web www.patentalert.com

< Plant disease resistance genes

< Apparatus and method for transforming mathematical expression, and storage medium

> System and method for interfacing with a personal telephony recorder

> Disassembling object code

~ 00117