A network processor is disclosed. The network processor comprises a
plurality of standard cells; and at least one field programmable gate
array (FPGA) cell that can communicate with at least one of the standard
cells. The at least one FPGA cell can provide a specified function based
upon field programming techniques to allow for customization of the
network processor. Utilizing a method and system in accordance with the
present invention, a network processor can be customized to implement a
variety of functions in hardware using embedded FPGA macros. The combined
technology of ASIC standard cells plus FPGA cells enables fast
time-to-market for new designs while optimizing cost and performance. In
addition, the combined ASIC plus FPGA on a single die allows the chip
developer to use proven standard cell macros for common logic and
programmable cells for high-risk logic. Through a system and method in
accordance with the present invention a business process is also provided
whereby an ASIC customer can either submit a custom logic file to a vendor
or choose from a library of functions to program into the FPGA portion of
the chip.
Un processeur de réseau est révélé. Le processeur de réseau comporte une pluralité des cellules standard ; et au moins une cellule programmable de la rangée de porte de champ (FPGA) qui peut communiquer avec au moins une des cellules standard. L'au moins une cellule de FPGA peut fournir une fonction indiquée basée sur des techniques de programmation de champ pour tenir compte de la personnalisation du processeur de réseau. Utilisant une méthode et un système dans l'accord avec la présente invention, un processeur de réseau peut être adapté aux besoins du client pour mettre en application une variété de fonctions dans le matériel en utilisant des macros inclus de FPGA. La technologie combinée des cellules standard d'ASIC plus des cellules de FPGA permet le temps-à-marché rapide pour de nouvelles conceptions tout en optimisant le coût et l'exécution. En outre, l'ASIC combiné plus FPGA sur une matrice simple permet au lotisseur de morceau d'employer des macros standard prouvés de cellules pour la logique commune et des cellules programmables pour la logique à haut risque. Par un système et une méthode selon la présente invention un processus d'affaires est également fourni par lequel un client d'ASIC puisse soumettre un dossier fait sur commande de logique à un fournisseur ou choisir d'une bibliothèque des fonctions de programmer dans la partie de FPGA du morceau.
