A semiconductor memory device includes a redundancy selection circuit. The
redundancy selection circuit includes generating means for simultaneously
generating a first redundancy address and a second redundancy address in
response to the column address at a read cycle. The first redundancy
address indicates whether the column address is defective, and the second
redundancy address indicates the place where a defective one of the first
selected columns is positioned. The redundancy selection circuit further
includes means for generating redundancy selection signals each
corresponding to the first selected columns in response to the first and
second redundancy addresses. According to the present invention, the
redundancy selection circuit stores defective addresses by use of flash
EEPROM cells similar to those of the main memory cell. Addresses can be
programmed, without limitation in the redundancy selection circuit. All
the redundant memory cells of an array are tested.
Un dispositivo di memoria a semiconduttore include un circuito di selezione di sovrabbondanza. Il circuito di selezione di sovrabbondanza include la generazione dei mezzi per simultaneamente la generazione un primo indirizzo di sovrabbondanza e del secondo indirizzo di sovrabbondanza in risposta all'indirizzo di colonna ad un ciclo indicato. Il primo indirizzo di sovrabbondanza indica se l'indirizzo di colonna è difettoso ed il secondo indirizzo di sovrabbondanza indica il posto in cui difettoso delle prime colonne selezionate è posizionato. Il circuito di selezione di sovrabbondanza ulteriore include i mezzi per la generazione dei segnali ciascuno di selezione di sovrabbondanza che corrisponde alle prime colonne selezionate in risposta ai primi e secondi indirizzi di sovrabbondanza. Secondo la presente invenzione, il circuito di selezione di sovrabbondanza immagazzina gli indirizzi difettosi per mezzo delle cellule istantanee di EEPROM simili a quelle della cellula di memoria centrale. Gli indirizzi possono essere programmati, senza limitazione nel circuito di selezione di sovrabbondanza. Tutte le cellule di memoria ridondanti di un allineamento sono esaminate.
