Flexible DMA engine for packet header modification

   
   

A pipelined linecard architecture for receiving, modifying, switching, buffering, queuing and dequeuing packets for transmission in a communications network. The linecard has two paths: the receive path, which carries packets into the switch device from the network, and the transmit path, which carries packets from the switch to the network. In the receive path, received packets are processed and switched in an asynchronous, multi-stage pipeline utilizing programmable data structures for fast table lookup and linked list traversal. The pipelined switch operates on several packets in parallel while determining each packet's routing destination. Once that determination is made, each packet is modified to contain new routing information as well as additional header data to help speed it through the switch. Each packet is then buffered and enqueued for transmission over the switching fabric to the linecard attached to the proper destination port. The destination linecard may be the same physical linecard as that receiving the inbound packet or a different physical linecard. The transmit path consists of a buffer/queuing circuit similar to that used in the receive path. Both enqueuing and dequeuing of packets is accomplished using CoS-based decision making apparatus and congestion avoidance and dequeue management hardware. The architecture of the present invention has the advantages of high throughput and the ability to rapidly implement new features and capabilities.

Un'architettura canalizzata di linecard per la ricezione, la modificazione, la commutazione, pacchetti attenuare, fare la coda e dequeuing per la trasmissione in una rete di comunicazioni. Il linecard ha due percorsi: il percorso di ricezione, che trasporta i pacchetti nel dispositivo dell'interruttore dalla rete ed il percorso di trasmett, che trasporta i pacchetti dall'interruttore alla rete. Nel percorso di ricezione, i pacchetti ricevuti sono proceduti e commutati in una conduttura asincrona e a più stadi che utilizza le strutture di dati programmabili per l'occhiata di tabella veloce e la lista collegata traversal. L'interruttore canalizzato funziona sopra parecchi pacchetti parallelamente mentre determina la destinazione di percorso di ogni pacchetto. Una volta che quella determinazione è fatta, ogni pacchetto è modificato per contenere le nuove informazioni di percorso così come i dati supplementari dell'intestazione per contribuire ad accelerarle tramite l'interruttore. Ogni pacchetto allora è attenuato ed enqueued per la trasmissione sopra il tessuto di commutazione al linecard fissato all'orificio adeguato della destinazione. Il linecard della destinazione può essere lo stesso linecard fisico di quello che riceve il pacchetto inbound o un linecard fisico differente. Il percorso di trasmett consiste di un circuito di buffer/queuing simile a quello usato nel percorso di ricezione. Sia enqueuing che dequeuing dei pacchetti è compiuto usando l'apparecchiatura Cos-basata di risoluzione e l'evitare di congestione e dequeue i fissaggi dell'amministrazione. L'architettura di presente invenzione presenta i vantaggi di alto rendimento e della capacità effettuare velocemente le nuove caratteristiche e possibilità.

 
Web www.patentalert.com

< Image reading apparatus and focusing control method

< Programmable line terminator

> Analysis of rotating machines

> Network printer with watch dog timer

~ 00111