Vector engine with pre-accumulation buffer and method therefore

   
   

A method and apparatus for reducing latency in pipelined circuits that process dependent operations is presented. In order to reduce latency for dependent operations, a pre-accumulation register is included in an operation pipeline between a first operation unit and a second operation unit. The pre-accumulation register stores a first result produced by the first operation unit during a first operation. When the first operation unit completes a second operation to produce a second result, the first result stored in the pre-accumulation register is presented to the second operation unit along with the second result as input operands.

Een methode en een apparaat om latentie in in een pijpleiding vervoerde kringen te verminderen die afhankelijke verrichtingen verwerken worden voorgesteld. Om latentie voor afhankelijke verrichtingen te verminderen, is een pre-accumulatieregister inbegrepen in een verrichtingspijpleiding tussen een eerste verrichtingseenheid en een tweede verrichtingseenheid. Het pre-accumulatieregister slaat een eerste resultaat op dat door de eerste verrichtingseenheid tijdens een eerste verrichting wordt veroorzaakt. Wanneer de eerste verrichtingseenheid een tweede verrichting voltooit om een tweede resultaat te veroorzaken, wordt het eerste resultaat dat in het pre-accumulatieregister wordt opgeslagen voorgesteld aan de tweede verrichtingseenheid samen met het tweede resultaat als inputoperands.

 
Web www.patentalert.com

< Method and apparatus for supporting multiple monitor orientations

< System for responding to a power saving mode and method thereof

> Method and apparatus for determining a representative Z values in a video graphics system

> Logic enhanced memory and method therefore

~ 00111