An instruction prefetch apparatus includes a branch target buffer (BTB), a
presbyopic target buffer (PTB) and a prefetch stream buffer (PSB). The BTB
includes records that map branch addresses to branch target addresses, and
the PTB includes records that map branch target addresses to subsequent
branch target addresses. When a branch instruction is encountered, the BTB
can predict the dynamically adjacent subsequent block entry location as
the branch target address in the record that also includes the branch
instruction address. The PTB can predict multiple subsequent blocks by
mapping the branch target address to subsequent dynamic blocks. The PSB
holds instructions prefetched from subsequent blocks predicted by the PTB.
Un appareillage de prefetch d'instruction inclut un amortisseur de cible de branche (BTB), un amortisseur presbyopic de cible (PTB) et un amortisseur de jet de prefetch (PSB). Le BTB inclut les disques que les adresses de branchement de carte à s'embrancher des adresses de cible, et le PTB inclut les disques que la cible de branche de carte adresse aux adresses suivantes de cible de branche. Quand une instruction de branchement est produite, le BTB peut prévoir l'endroit suivant dynamiquement adjacent d'entrée de bloc comme adresse de cible de branche dans le disque qui inclut également l'adresse d'instruction de branchement. Le PTB peut prévoir les blocs suivants de multiple en traçant l'adresse de cible de branche aux blocs dynamiques suivants. Le PSB tient des instructions prefetched des blocs suivants prévus par le PTB.
