A modular Fibre Channel switch includes a data switching path and a message
switching path to provide logical point to point connections between
switch ports. The data switching path includes a bank of shared SRAM
memory devices that are accessed in a time-sliced protocol by each switch
port. A receiving switch port writes a data frame to the bank of shared
SRAM and the transmitting switch port then reads the data frame from the
shared SRAM thereby effecting the logical point to point connection.
Because the switch port includes a frame logic circuit that allows for an
arbitrary start of frame address, each frame can be written to the first
available DRAM device thus eliminating the need to buffer the data frame
while waiting for a predetermined DRAM device to cycle in the time sliced
protocol. The message switching path includes a message crossbar switch
that is barrel shifted in a time sliced fashion to effect message passing
among the switch ports. The switch includes a motherboard containing an
embedded G_Port ASIC, a message crossbar switch to handle message passing
and shared memory that is used to perform data switching. The switch also
includes a central processing unit daughter board and external switch port
daughter boards.
Un interruttore modulare della Manica della fibra include un percorso di commutazione di dati e un percorso di commutazione di messaggi per fornire il punto logico ai collegamenti del punto fra gli orificii dell'interruttore. Il percorso di commutazione di dati include una banca delle unità in comune di memoria di SRAM che sono raggiunte in un protocollo tempo-affettato da ogni orificio dell'interruttore. Un orificio di ricezione dell'interruttore scrive una struttura di dati alla banca di SRAM comune e l'orificio trasmettente dell'interruttore quindi legge la struttura di dati dallo SRAM comune quindi che effettua il punto logico per indicare il collegamento. Poiché l'orificio dell'interruttore include un circuito logico della struttura che tiene conto un inizio arbitrario dell'indirizzo della struttura, ogni struttura può essere scritta al primo dispositivo disponibile di DRAM che elimina così la necessità di attenuare la struttura di dati mentre aspettare un dispositivo predeterminato di DRAM per ciclare nel tempo ha affettato il protocollo. Il percorso di commutazione di messaggi include un interruttore di barra trasversale del messaggio che è barilotto spostato ad un modo affettato tempo per effettuare il messaggio che passa fra gli orificii dell'interruttore. L'interruttore include una cartolina base che contiene un G_Port incastonato ASIC, un interruttore di barra trasversale del messaggio per maneggiare il messaggio che passa ed ha ripartito la memoria che è usata per effettuare la commutazione di dati. L'interruttore inoltre include i bordi di elaboratore dell'unità centrale del bordo della figlia e della figlia dell'orificio dell'interruttore esterno.
