Capacitive data and clock transmission between isolated ICs

   
   

A method for transfer of digital data, comprising a succession of one values and zero values, across a capacitive interface. The interface includes a first capacitor and a second capacitor in parallel, linking a first circuit to a second circuit. First digital data is transferred from the first circuit to the second circuit, and a reference clock is provided by the first circuit and transmitted with the first data to the second circuit for recovery thereby. A first set of bi-level signals representing the zero values of the first data is applied to the first capacitor, such that a repeating level transition of the reference clock corresponds to a first level transition of the first set of bi-level signals. A second set of bi-level signals representing the one values of the first data is applied to the second capacitor, such that the repeating transition of the reference clock corresponds to a second level transition of the second set of bi-level signals. The clock and data are then recovered.

Um método para transferência de dados digitais, compreendendo uma sucessão de uma avalia e valores zero, através de uma relação capacitiva. A relação inclui um primeiro capacitor e um segundo capacitor na paralela, ligando um primeiro circuito a um segundo circuito. Os primeiros dados digitais são transferidos do primeiro circuito ao segundo circuito, e um pulso de disparo de referência é fornecido pelo primeiro circuito e transmitido com os primeiros dados ao segundo circuito para a recuperação desse modo. Um primeiro jogo dos sinais bi-level que representam os valores zero dos primeiros dados é aplicado ao primeiro capacitor, tal que uma transição nivelada repetindo do pulso de disparo de referência corresponde a uma primeira transição do nível do primeiro jogo de sinais bi-level. Um segundo jogo dos sinais bi-level que representam esse avalia dos primeiros dados é aplicado ao segundo capacitor, tal que a transição repetindo do pulso de disparo de referência corresponde a uma segunda transição do nível do segundo jogo de sinais bi-level. O pulso de disparo e os dados são recuperados então.

 
Web www.patentalert.com

< Full mesh interconnect backplane architecture

< Calculating interconnect swizzling patterns for capacitive and inductive noise cancellation

> Integrated modem and line-isolation circuitry and associated method powering caller ID circuitry with power provided across an isolation barrier

> Low-power consumption semiconductor memory device

~ 00109