Diagnosis of combinational logic circuit failures

   
   

A method for diagnosing defects in an integrated circuit comprising: providing a set of failing test patterns; for each failing test pattern in the set of test patterns determining if a single stuck-at fault could cause the failing test pattern and determining a node on which a defect causing the single stuck-at fault could reside; selecting those failing test patterns that could be caused by a single stuck-at fault; and for those selected failing test patterns determining a first set of sets of nodes, such that each of the selected failing test patterns could be caused by a stuck-at zero or a stuck-at one on at least one node from each set of nodes from the first set of sets of nodes.

Un método para diagnosticar deserta en abarcar del circuito integrado: abastecimiento de un sistema de patrones de prueba que falla; para cada patrón de prueba que falla en el sistema de patrones de prueba que se determinan si un solo pegar-en avería podría causar el patrón de prueba que fallaba y la determinación de un nodo en el cual un defecto que causaba el solo pegar-en avería podría residir; seleccionando esos patrones de prueba que falla que se podrían causar por un solo pegar-en avería; y para ésos seleccionó los patrones de prueba que fallaba que determinaban un primer sistema de sistemas de los nodos, tales que cada uno de los patrones de prueba que fallaba seleccionados se podría causar por a pegar-en cero o a pegar-en uno en por lo menos un nodo de cada sistema de nodos del primer sistema de sistemas de nodos.

 
Web www.patentalert.com

< Generation of runtime execution traces of applications and associated problem determination

< Capturing graphics primitives associated with any display object rendered to a graphical user interface

> Translation and transformation of heterogeneous programs

> Facility for evaluating a program for debugging upon detection of a debug trigger point

~ 00108