Mechanism for error handling in a computer system

   
   

In one aspect, a method for managing program flow in a computer system having a processor having a prefetch mechanism and an instruction pipeline includes providing a set of program instructions having a conditional branch instruction and an system fault-causing instruction, prefetching at least one instruction into the instruction pipeline, the instruction including at least a conditional branch instruction, predicting the outcome of the conditional branch instruction; and prefetching instructions into the instruction queue based upon the result of the predicting step. The branch instruction is configured to direct program flow into or beyond the system fault instruction depending on the result of a predetermined condition.

In één aspect, omvat een methode om programmastroom in een computersysteem te beheren dat een bewerker heeft die een prefetchmechanisme en een instructiepijpleiding heeft het verstrekken van een reeks programmainstructies die een voorwaardelijke takinstructie en een systeem fout-veroorzakende instructie hebben, die minstens één instructie in de instructiepijpleiding, de instructie met inbegrip van minstens een voorwaardelijke takinstructie prefetching, die het resultaat van de voorwaardelijke takinstructie voorspelt; en de prefetching instructies in de instructie vormen gebaseerd op het resultaat van de voorspellende stap een rij. De takinstructie wordt gevormd aan directe programmastroom in of voorbij de instructie van de systeemfout afhankelijk van het resultaat van een vooraf bepaalde voorwaarde.

 
Web www.patentalert.com

< Methods, systems, and computer program products for compressing a computer program based on a compression criterion and executing the compressed program

< Computer-based list editor

> Memory access debug facility

> Methods and apparatus for generating effective test code for out of order super scalar microprocessors

~ 00107