A plurality of input signals to be input to a logic circuit, a verification
object, is ranked depending on the degrees of influence the input signals
have when vary on operation of the logic circuit. Verification is
performed with a free pattern including all possible input patterns given
to the input signals sequentially in descending order of the degree of
influence. That is, the input patterns are sequentially generated
according to preset conditions (the degrees of influence). Therefore, even
when forced termination of the formal verification occurs due to
insufficient memory of a verification apparatus, the obtained verification
results can be kept based on the degrees of influence. This allows easy
analysis on the causes of the forced termination, and improvement in
verification efficiency. It is possible to estimate the time taken for the
completion of the entire verification and the required memory capacity of
the verification apparatus.
Een meerderheid van inputsignalen die in een logicakring, een controlevoorwerp moeten worden ingevoerd, wordt gerangschikt afhankelijk van de graad van invloed de inputsignalen hebben wanneer op verrichting van de logicakring variëer. De controle wordt uitgevoerd met een vrij patroon met inbegrip van alle mogelijke inputpatronen die aan de inputsignalen opeenvolgend worden gegeven in dalende orde van de graad van invloed. Namelijk worden de inputpatronen opeenvolgend geproduceerd volgens vooraf ingestelde voorwaarden (de graad van invloed). Daarom zelfs wanneer de gedwongen beëindiging van de formele controle wegens ontoereikend geheugen van een controleapparaat voorkomt, kunnen de verkregen controleresultaten die op de graad van invloed worden gebaseerd worden gehouden. Dit staat gemakkelijke analyse van de oorzaken van de gedwongen beëindiging, en verbetering van controleefficiency toe. Het is mogelijk om de tijd te schatten die voor de voltooiing van de volledige controle en de vereiste geheugencapaciteit wordt gevergd controleapparaten.
