Compresses video decompression system with encryption of compressed data stored in video buffer

   
   

A secure computing system prevents unauthorized use of compressed video data stored in a first-in-first-out memory buffer in a set top box. A single integrated circuit includes a data processor and a chip identity read only register storing a unique chip identity number fixed during manufacture. The data processor encrypts the compressed video data stream using the chip identity number as an encryption key. This encrypted data is stored in and recalled from a FIFO buffer. The data processor then decrypts the recalled data employing at least a part of the chip identity number as the decryption key. Using technique the compressed video data stream temporarily stored in compressed form in the FIFO buffer can only be employed by the particular data processor having the unique chip identity number.

Un système de calcul bloqué empêche l'utilisation non autorisée des signaux vidéo comprimés stockés dans un amortisseur de mémoire de first-in-first-out dans une boîte de dessus d'ensemble. Un circuit intégré simple inclut un informaticien et un registre indiqué par identité de morceau seulement stockant un nombre unique d'identité de morceau fixé pendant la fabrication. L'informaticien chiffre le jet comprimé de signaux vidéo en utilisant le nombre d'identité de morceau comme clef de chiffrage. Ces données chiffrées sont stockées dedans et rappelées d'un amortisseur de fifo. L'informaticien déchiffre alors les données rappelées utilisant au moins une partie du nombre d'identité de morceau comme clef de déchiffrage. En utilisant la technique le jet comprimé de signaux vidéo temporairement stocké sous la forme comprimée dans l'amortisseur de fifo peut seulement être utilisé par l'informaticien particulier ayant le nombre unique d'identité de morceau.

 
Web www.patentalert.com

< Universal interface system

< Wireless music and data transceiver system

> Method for diagnosing a network

> Single-chip microcomputer with hierarchical internal bus structure having data and address signal lines coupling CPU with other processing elements

~ 00105