Static RAM architecture with bit line partitioning

   
   

A SRAM system which provides for reduced power consumption. The SRAM system utilizes an array of bit cells. Columns of bit cells in the array are partitioned into sections. Each section of bit cells shares a local bit line. A sector select circuit provides for precharging the local bit lines. The sector select circuit also includes a mux for connecting a local bit line to a global bit line. The sector select circuit includes a device for detecting when a sector select signal and a column select signal are present. When both of these signals are present the sector select circuit couples the local bit line with the global bit line, and disengages the precharging of the local bit line.

Ένα σύστημα SRAM που προβλέπει τη μειωμένη κατανάλωση ισχύος. Το σύστημα SRAM χρησιμοποιεί μια σειρά κυττάρων κομματιών. Οι στήλες των κυττάρων κομματιών στη σειρά χωρίζονται στα τμήματα. Κάθε τμήμα των κυττάρων κομματιών μοιράζεται μια τοπική γραμμή κομματιών. Ένα επίλεκτο κύκλωμα τομέα προβλέπει το προφόρτισμα των τοπικών γραμμών κομματιών. Το επίλεκτο κύκλωμα τομέα περιλαμβάνει επίσης ένα mux για τη σύνδεση μιας τοπικής γραμμής κομματιών με μια σφαιρική γραμμή κομματιών. Το επίλεκτο κύκλωμα τομέα περιλαμβάνει μια συσκευή για όταν ένα επίλεκτο σήμα τομέα και ένα επίλεκτο σήμα στηλών είναι παρόντα. Όταν και τα δύο σήματα είναι παρόντα το επίλεκτο κύκλωμα τομέα συνδέει την τοπική γραμμή κομματιών με τη σφαιρική γραμμή κομματιών, και αποσυνδέει το προφόρτισμα της τοπικής γραμμής κομματιών.

 
Web www.patentalert.com

< Reliability of redundant sequential circuits by cross-coupling individual circuit output signals between redundant circuit blocks

< Multiple-band wireless transceiver with quadrature conversion transmitter and receiver circuits

> Charge pump using dynamic charge balance compensation circuit and method of operation

> High resolution fan control at high PWM frequency with a low clock frequency input

~ 00105