Multi-stage data buffers having efficient data transfer characteristics and methods of operating same

   
   

Integrated circuit devices having signal buffers therein include first and second storage devices that are electrically coupled in series and configured so that data can be loaded into the first storage device in-sync with a first clock signal (e.g., external clock signal) and then passed and loaded into the second storage device in-sync with a second clock signal (e.g., internal clock signal). The second clock signal is derived from the first clock signal and may be a delayed version of the first clock signal having an equivalent duty cycle. The buffer also comprises an integrated circuit that operates synchronously with the second clock signal and a transfer device that passes an output of the second storage device to the integrated circuit in-sync with the second clock signal. In this manner, data can be loaded into the integrated circuit in-sync with the same clock signal used to control the integrated circuit even though the data is originally transferred in-sync with another clock signal.

I dispositivi del circuito integrato che hanno amplificatori di segnale in ciò includono in primo luogo e secondi dispositivi di memorizzazione che sono accoppiati elettricamente in serie e sono configurati in moda da potere essere caricato nella prima in-sincronizzazione del dispositivo di memorizzazione con un primo segnale dell'orologio (per esempio, segnale esterno dell'orologio) ed allora essere passato e caricare i dati nella seconda in-sincronizzazione del dispositivo di memorizzazione con un secondo segnale dell'orologio (per esempio, segnale interno dell'orologio). Il secondo segnale dell'orologio è derivato dal primo segnale dell'orologio e può essere una versione in ritardo del primo segnale dell'orologio che ha un ciclo di dovere equivalente. L'amplificatore inoltre contiene un circuito integrato che funziona contemporaneamente con il secondo segnale dell'orologio e un dispositivo di trasferimento che passa un'uscita del secondo dispositivo di memorizzazione alla in-sincronizzazione del circuito integrato con il secondo segnale dell'orologio. In questo modo, i dati possono essere caricati nella in-sincronizzazione del circuito integrato con lo stesso segnale dell'orologio usato per controllare il circuito integrato anche se i dati sono originalmente in-sincronizzazione trasferita con un altro segnale dell'orologio.

 
Web www.patentalert.com

< System and method for heterodyning an ultrasonic signal

< Method for initial power control for spread-spectrum communications

> Phased array ultrasonic inspection method for industrial applications

> Reduced size inkjet printhead heater chip having integral voltage regulator and regulating capacitors

~ 00105