A method for designing an integrated circuit die having bi-directional I/O
buffers shared by multiple designs therein. The multi-design integrated
circuit die is designed by combining netlists, each of which represents a
complete design, and pin-pad assignment lists for the individual designs
into a top-level consolidated netlist or multi-design netlist with its own
consolidated pin-pad assignment. Data for the top-level consolidated
design, including stimulus vectors and response vectors, are used to
generate a semiconductor test program to test the integrated circuit die.
Consolidation of netlist, pin-pad assignments and vectors are accomplished
using design automation software and techniques. The top-level
consolidated design data may include configuration information externally
applied to the consolidated design.
Метод для конструировать плашку интегрированной цепи имея bi-directional буфера I/O быть поделенным многократной цепью конструирует в этом. Мулти-konstruiru1te плашку интегрированной цепи конструирует путем совмещать netlists, каждое из которых представляет вполне конструкцию, и списки назначения штыр-puskovo1 площадки для индивидуала конструируют в top-level консолидированное netlist или мулти-konstruiruht netlist с своим собственным консолидированным назначением штыр-puskovo1 площадки. Данные для top-level консолидированной конструкции, включая векторы стимула и векторы реакции, использованы для того чтобы произвести программу испытания полупроводника для того чтобы испытать плашку интегрированной цепи. Выполнены консолидация netlist, назначения штыр-puskovo1 площадки и векторы использующ средство программирования и методы автоматизации конструкции. Top-level консолидированные проектныа данные могут включить данные по конфигурации внешн приложенные к консолидированной конструкции.
