Cache states for multiprocessor cache coherency protocols

   
   

Cache states for cache coherency protocols for a multiprocessor system are described. Some embodiments described include a multiprocessor computer system comprising a plurality of cache memories to store a plurality of cache lines and state information for each one of the cache lines. The state information comprises data representing a first state selected from the group consisting of a Shared-Update state, a Shared-Respond state and an Exclusive-Respond state. The multiprocessor computer system further comprises a plurality of processors with at least one cache memory associated with each one of the plurality of processors. The multiprocessor computer system further comprises a system memory shared by the plurality of processors, and at least one bus interconnecting the system memory with the plurality of cache memories and the multiple processors. In some embodiments, one or more of the states (a Shared-Update state, a Shared-Respond state or an Exclusive-Respond state) are implemented in conjunction with the states of the MESI protocol.

Il nascondiglio dichiara per i protocolli di coerenza del nascondiglio per un sistema del multiprocessore è descritto. Alcuni incorporamenti descritti includono un sistema di elaborazione del multiprocessore che contiene una pluralità le antememorie per memorizzare una pluralità di linee del nascondiglio e per dichiarare le informazioni per ogni delle linee del nascondiglio. Le informazioni di dichiarare contengono i dati che rappresentano un primo dichiarano scelto dal gruppo che consiste di un Ripart-Aggiornamento dichiarano, una Ripart-Risposta dichiara e una Esclusivo-Risposta dichiara. Il sistema di elaborazione del multiprocessore ulteriore contiene una pluralità i processor con almeno un'antememoria connessa con ogni della pluralità di processor. Il sistema di elaborazione del multiprocessore ulteriore contiene una memoria di sistema compartecipe dalla pluralità di processor ed almeno un bus che collega la memoria di sistema con la pluralità di antememorie e dei processor multipli. In alcuni incorporamenti, uno o più del dichiara (un Ripart-Aggiornamento dichiara, una Ripart-Risposta dichiara o una Esclusivo-Risposta dichiara) è effettuato insieme con dichiara del protocollo di MESI.

 
Web www.patentalert.com

< Transaction partitioning

< Method and apparatus for hydraulic fractioning analysis and design

> Communications network and method performing distributed processing of fault and alarm objects

> Capturing and evaluating high speed data streams

~ 00101