A switched capacitor digital-to-analog converter includes a first voltage generator for providing first and second reference voltages, a second voltage generator for providing third and fourth reference voltages selected to match predetermined design values of the first and second reference voltages, and an array of binary weighted capacitors. Each capacitor has a first electrode connected to a common circuit node, which is connected to a converter output terminal and a second electrode selectively connected, through an associated first switching circuit, to either one of the first and second reference voltages or, through an associated second switching circuit, to either one of the third and fourth reference voltages. The converter includes a circuit for monitoring the values of each bit of input digital codes, and a control circuit coupled to the first and second switching circuits to open or close selectively during a bit clock period the connections to the first, second, third, and fourth voltages according to the following criterion: when a bit value of the current input digital code B.sub.j is equal to the corresponding bit value of the previous input digital code B.sub.j-1, the first switching circuit is enabled and the second switching circuit is disabled during the whole bit clock period, and when the monitoring circuit detects a bit value of a current input digital code B.sub.j to be different from the corresponding bit value of the previous input digital code B.sub.j-1, the first switching circuit is disabled and the second switching circuit is enabled during a starting time portion of the bit clock period, while the first switching circuit is enabled and the second switching circuit is disabled during the remaining portion of the bit clock period.

Un convertisseur numérique-analogique commuté de condensateur inclut un premier générateur de tension pour fournir d'abord et les deuxièmes tensions de référence, un deuxième générateur de tension pour fournir les troisième et quatrièmes tensions de référence choisies aux valeurs de conception prédéterminées par allumette des premières et deuxièmes tensions de référence, et une rangée de condensateurs pesés binaires. Chaque condensateur a une première électrode reliée à un noeud commun de circuit, qui est relié à une borne de rendement de convertisseur et à une deuxième électrode sélectivement reliées, par un premier circuit associé de commutation, à une des premières et deuxièmes tensions de référence ou, par un deuxième circuit associé de commutation, à l'un ou l'autre une des troisième et quatrièmes tensions de référence. Le convertisseur inclut un circuit pour surveiller les valeurs de chaque peu des codes numériques d'entrée, et un circuit de commande couplé aux premiers et deuxièmes circuits de commutation pour ouvrir ou clôturer sélectivement pendant une période d'horloge de peu les raccordements au premier, la seconde, le tiers, et les quatrièmes tensions selon le critère suivant : quand une valeur de peu du code numérique B.sub.j d'entrée courante est égale à la valeur correspondante de peu du code numérique B.sub.j-1 d'entrée précédente, le premier circuit de commutation est permis et le deuxième circuit de commutation est handicapé pendant toute la période d'horloge de peu, et quand le circuit de surveillance détecte une valeur de peu d'un code numérique B.sub.j d'entrée courante pour être différent de la valeur correspondante de peu du code numérique B.sub.j-1 d'entrée précédente, le premier circuit de commutation est handicapé et le deuxième circuit de commutation est permis pendant une partie d'heure de départ de la période d'horloge de peu, alors que le premier circuit de changement est permis et le deuxième circuit de commutation est handicapé pendant restante la partie de la période d'horloge de peu.