A method and a system for static timing analysis of a latch-based circuit. A netlist data structure represents the latch-based circuit. The method statically analyzes the netlist data structure and produces timing information for signal paths within the latch-based circuit. The signal paths are filtered using path termination information, which specifies where paths end. The path termination information distinguishes a first signal path that terminates at a latch from a second signal path that flows through that same latch.

Um método e um sistema para a análise de estática do sincronismo de um circuito trava-baseado. Uma estrutura de dados do netlist representa o circuito trava-baseado. O método analisa estaticamente a estrutura de dados do netlist e produz a informação do sincronismo para trajetos do sinal dentro do circuito trava-baseado. Os trajetos do sinal são filtrados usando a informação da terminação do trajeto, que especifica onde os trajetos terminam. A informação da terminação do trajeto distingue um primeiro trajeto do sinal que termine em uma trava de um segundo trajeto do sinal que corra através que a mesma trava.

 
Web www.patentalert.com

< Method and apparatus for controlling and observing data in a logic block-based ASIC

< Digital circuit design method using programming language

> Interactive memory allocation in a behavioral synthesis tool

> Monitoring and testing middleware based application software

~ 00082