A ferroelectric memory device comprises a plurality of parallel word lines extending along a first direction, a plurality of parallel bit lines extending along a second direction transverse to the first direction, and a plurality of parallel plate lines extending along the first direction. A plurality of memory cells is arranged in rows and columns along the respective first and second directions, each of the memory cells including a transistor coupled to one of the word lines and to one of the bit lines and a ferroelectric capacitor connected to the transistor and to one of the plate lines such cells in respective rows are connected to respective word lines and that the ferroelectric capacitors of first and second subsets of a row of memory cells are connected to respective first and second plate lines.

Een ferroelectric geheugenapparaat bestaat uit een meerderheid van parallelle woordlijnen die zich langs een eerste richting uitbreiden, uit een meerderheid van parallelle beetjelijnen die zich langs een tweede transversale richting tot de eerste richting uitbreiden, en uit een meerderheid van parallelle plaatlijnen die zich langs de eerste richting uitbreiden. Een meerderheid van geheugencellen wordt geschikt in rijen en kolommen langs de respectieve eerste en tweede richtingen, elk van de geheugencellen met inbegrip van een transistor die aan één van de woordlijnen wordt gekoppeld en aan één van de beetjelijnen en een ferroelectric condensator die aan de transistor en met één van de plaatlijnen worden dergelijke worden verbonden cellen in respectieve rijen verbonden met respectieve woordlijnen en dat de ferroelectric condensatoren van eerst en de tweede ondergroepen van een rij van geheugencellen met respectieve eerste en tweede plaatlijnen worden verbonden.