An electronic circuit design environmentally constrained test generation system provides a corrector mechanism that filters the input signals to the design under verification (DUV) and ensures that inputs signals to the DUV are within the given environmental constraints that describe the limitations on the permissible inputs to the DUV. Both combinational and temporal constraints can be handled by the corrector, which consists of a new element, a mapper, and an observer. The mapper looks at the observer's state and external test sequence input value and changes non-compliant test sequence input to the DUV to place the DUV in a legal state if the input would place it on a track to an illegal state, thereby constraining the inputs to the normal expected operating environment of the DUV. An illegal state is a state from which the violation of at least one constraint is unavoidable. A feedback loop from the DUV to the observer may be implemented using constraints that rely upon the DUV's state.

Un sistema ambientalmente obligado electrónico de la generación de la prueba del diseño de circuito proporciona un mecanismo del corrector que filtre las señales de entrada al diseño bajo verificación (DUV) y se asegura de que las señales de entradas al DUV están dentro de los apremios ambientales dados que describen las limitaciones en las entradas permitidas al DUV. Los apremios combinational y temporales se pueden manejar por el corrector, que consiste en un nuevo elemento, un mapper, y un observador. El mapper mira el estado del observador y el valor externo de la entrada de la secuencia de prueba y cambia la secuencia de prueba no-obediente entrada al DUV para colocar el DUV en un estado legal si la entrada lo pondría en una pista a un estado ilegal, de tal modo obligando las entradas al ambiente de funcionamiento previsto normal del DUV. Un estado ilegal es un estado de el cual la violación por lo menos de un constreñimiento es inevitable. Un lazo de regeneración del DUV al observador se puede poner en ejecucio'n usando los apremios que confían en el estado del DUV.

 
Web www.patentalert.com

< (none)

< Method for manufacturing a bipolar plate

> Semiconductor device which prevents leakage of noise generated in a circuit element forming area and which shields against external electromagnetic noise

> (none)

~ 00056