A semiconductor memory device has a silicon substrate 10. A first embedded layer 11 is formed in the silicon substrate 10 under a p-well 18 in an area below a region where a drain 36 of a driver transistor 30 is located. The first embedded layer 11 makes a junction with the p-well 18. Also, the first embedded layer 11 is formed below an n-well 16 and contacts the n-well 16. When the drain 36 of the driver transistor 30 is at a voltage of 3V, .alpha.-ray may pass through the p-well 18, the first embedded layer 11 and the silicon substrate 10. As a result, electron-hole pairs are cut. Due to the presence of the p-n junction that is formed by the p-well 18 and the first embedded layer 11, only electrons in the p-well 18 are drawn to the drain 36. As a result, a fall in the drain voltage of 3V is reduced. As a consequence, the device structure makes it difficult to destroy retained data.

Приспособление памяти полупроводника имеет субстрат 10 кремния. Первый врезанный слой 11 сформирован в субстрате 10 кремния под p-well 18 в зоне под зоной где обнаружен местонахождение сток 36 транзистора водителя 30. Первое врезало модели слоя 11 соединение с p-well 18. Также, первый врезанный слой 11 сформирован под n-well 16 и контактирует n-well 16. Когда сток 36 транзистора водителя 30 на напряжении тока 3V, alpha.-luc может пройти до p-well 18, первый врезанный слой 11 и субстрат 10 кремния. В результате, пары электрон-otversti4 отрезаны. Должно к присутсвию соединения p-n сформировано p-well 18 и первое врезало слой 11, только электроны в p-well 18 нарисованы к стоку 36. В результате, уменьшено падение в напряжение тока стока 3V. Как последствие, структура приспособления делает ее трудным разрушить сохраненные данные.

 
Web www.patentalert.com

< (none)

< Semiconductor memory device and method for manufacturing the same

> End-effector with integrated cooling mechanism

> (none)

~ 00056