A computer system is disclosed with a host bridge that arbitrates access to a system resource from a CPU via a host bus and from a set of bus agents via a peripheral bus. A separate set of priority classes are provided to the CPU and to the bus agents and programmable timers are included to tune system resource allocation between the host and processor busses.

Ein Computersystem wird mit einer Wirt Brücke freigegeben, die Zugang zu einem System Hilfsmittel von einer CPU über einen Wirt Bus und von einem Satz Busmitteln über einen Zusatzbus vermittelt. Ein unterschiedlicher Satz Priorität Kategorien werden zur CPU zur Verfügung gestellt und zu zu den Vertretern und programmierbaren den Timern des Busses sind eingeschlossen, um System Betriebsmittelzuweisung zwischen dem Wirt und den Prozessorbussen abzustimmen.

 
Web www.patentalert.com

< (none)

< Pre-decode conditional command generation for reduced SDRAM cycle latency

> System and methodology for messaging server-based management and enforcement of crypto policies

> (none)

~ 00043