The present invention provides a method and device for reduced-pin integrated circuit I/O testing. In this regard, the present invention provides for the testing of an integrated circuit or chip in a manner which is independent of the number of test pins present on the testing device. The method and device of the present invention are realized through an integrated circuit having two test ports: a scannable I/O test port and a Forcing-Measuring test port, and a plurality of switches. The scannable I/O test port is employed for the input and output of, among other things, scannable shift-register latch data which affects the states of the plurality of switches in the integrated circuit. The Forcing-Measuring test port is employed for, among other things, forcing or measuring voltages and currents associated with the I/O circuits under test through the switches to the circuits under test. The methods of the present invention are embodied in a plurality of test configurations including: an I/O Short-Circuit test configuration which verifies that each I/O is not short-circuited to a supply voltage or to ground; an I/O Negative and Positive Leakage test configuration; a Pull-Up and Pull-Down Resistor test configuration; Differential I/O test configuration; a Package test configuration; an I/O Driver Least Positive Up Level (LPUL) and Most Positive Down Level (MPDL) test configuration; a single-ended I/O receiver LPUL and MPDL test configuration; a differential I/O receiver LPUL and MPDL test configuration; and Differential I/O Terminator Resistor Test configuration.

Η παρούσα εφεύρεση παρέχει μια μέθοδο και μια συσκευή για την I/O δοκιμή ολοκληρωμένων κυκλωμάτων μειώνω-καρφιτσών. Εν προκειμένω, η παρούσα εφεύρεση προβλέπει τη δοκιμή ενός ολοκληρωμένου κυκλώματος ή ενός τσιπ με έναν τρόπο που είναι ανεξάρτητος από τον αριθμό καρφιτσών δοκιμής παρουσών στη συσκευή δοκιμής. Η μέθοδος και η συσκευή της παρούσας εφεύρεσης πραγματοποιούνται μέσω ενός ολοκληρωμένου κυκλώματος που έχει δύο λιμένες δοκιμής: ένας scannable I/O λιμένας δοκιμής και ένας αναγκάζω-μετρώντας λιμένας δοκιμής, και μια πολλαπλότητα των διακοπτών. Ο scannable I/O λιμένας δοκιμής υιοθετείται για την εισαγωγή και την παραγωγή, μεταξύ άλλων, του scannable στοιχείου συρτών μετατόπιση-καταλόγων που έχει επιπτώσεις στις καταστάσεις της πολλαπλότητας των μεταβάσεων στο ολοκληρωμένο κύκλωμα. Ο αναγκάζω-μετρώντας λιμένας δοκιμής υιοθετείται για, μεταξύ άλλων, να αναγκάσει ή να μετρήσει τις τάσεις και τα ρεύματα που συνδέονται με τα I/O κυκλώματα υπό δοκιμή μέσω των αλλαγών στα κυκλώματα υπό δοκιμή. Οι μέθοδοι της παρούσας εφεύρεσης ενσωματώνονται σε μια πολλαπλότητα των διαμορφώσεων δοκιμής συμπεριλαμβανομένου: μια I/O διαμόρφωση δοκιμής βραχυκυκλώματος που ελέγχει ότι κάθε I/O δεν βραχυκυκλώνεται σε μια τάση ανεφοδιασμού ή στο έδαφος μια I/O αρνητική και θετική διαμόρφωση δοκιμής διαρροής μια διαμόρφωση δοκιμής pull-Up και pull-Down αντιστατών Διαφορική I/O διαμόρφωση δοκιμής μια διαμόρφωση δοκιμής συσκευασίας ένας I/O οδηγός λιγότερο θετικό επάνω στο επίπεδο (LPUL) και τη θετικότερη κάτω διαμόρφωση δοκιμής επιπέδων (MPDL) διαμόρφωση μιας single-ended I/O δεκτών δοκιμής LPUL και MPDL διαμόρφωση μιας διαφορικής I/O δεκτών δοκιμής LPUL και MPDL και διαφορική I/O διαμόρφωση δοκιμής αντιστατών εξολοθρευτών.

 
Web www.patentalert.com

< (none)

< Memory error correction using redundant sliced memory and standard ECC mechanisms

> System and method for associating pre-recorded audio snippets with still photographic images

> (none)

~ 00036