Behavioral synthesis allows a circuit design to be specified in a
high-level hardware description language (HLHDL) that is more oriented
towards expressing the desired behavior than the underlying hardware
mechanisms by which such behavior will be accomplished. The present
invention permits behavioral synthesis to be accomplished with control
chaining information, but with the control chaining information determined
by a basic data-flow based pretiming. Control chaining is useful because
it permits advanced scheduling techniques in which the computation of a
conditional functional unit can be considered for scheduling in the same
clock cycle as the functional units that depend on the evaluation of that
conditional functional unit. The present invention speeds up the step of
pretiming, responsible for determining control chaining information, by
eliminating additional processing, beyond data-flow chaining, for
determining control chaining ready times. Additional control chaining
procedures are eliminated in the pretiming step by adding the following
two steps to the behavioral synthesis process: i) following the
translation of the HLHDL into an RTL circuit description, but before the
step of pretiming, the RTL circuit description is temporarily altered such
that the functional units activated by each control signal (i.e.,
activation signal) are in the transitive fanout of their control signal;
and ii) once pretiming has been accomplished, the circuit representation
is reverted back to its original state. Other than these two additional
steps, a known process for behavioral synthesis can be followed.
Поведенческий синтез позволяет конструкцию цепи быть определенным в high-level языке описания оборудования (HLHDL) больше ориентирован к выражать заданное поведение чем основные механизмы оборудования такое поведение будет выполнено. Присытствыющий вымысел позволяет поведенческий синтез быть выполненным при управление приковывая информацию, но при управление приковывая информацию обусловленную основным pretiming основанный data-flow. Приковывать управления полезн потому что оно позволяет предварительные метода планирования в вычисление условно функционального блока можно рассматривать для планировать в такой же такта как функциональные блоки зависят на оценке того условно функционального блока. Вымысел настоящего момента быстро проходит вверх по шагу pretiming, ответственному для обусловливать управление приковывая информацию, путем исключать дополнительный обрабатывать, за data-flow приковывая, для обусловливать управление приковывая срок готовности. Дополнительное управление приковывая процедуры исключено в pretiming шаге путем добавлять following 2 шага к поведенческому процессу синтеза: i) следующ за переводом HLHDL в описание цепи RTL, но перед шагом pretiming, описание цепи RTL временно изменен таким что функциональные блоки активированные каждым сигналом управления (т.е., сигналом активации) находятся в транзитивном разветвителе их сигнала управления; и ii) раз было выполнен pretiming, представление цепи reverted back to свое первоначально положение. За исключением этих 2 дополнительных шагов, знанным процессом для поведенческого синтеза можно последовать за.
