A bipolar transistor compatible with CMOS processes utilizes only a single layer of polysilicon while maintaining the low base resistance associated with conventional double-polysilicon bipolar designs. Dopant is implanted to form the intrinsic base through the same dielectric window in which the polysilicon emitter contact component is later created. Following poly deposition within the window and etch to create the polysilicon emitter contact component, large-angle tilt ion implantation is employed to form a link base between the intrinsic base and a subsequently-formed base contact region. Tilted implantation enables the link base region to extend underneath the edges of the polysilicon emitter contact component, creating a low resistance path between the intrinsic base and the extrinsic base. Fabrication of the device is much simplified over a conventional double-poly transistor, particularly if tilted implantation is already employed in the process flow to form an associated structure such as an LDMOS.

Ein zweipoliger Transistor, der mit CMOS Prozessen kompatibel ist, verwendet nur eine einzelne Schicht polysilicon, beim Beibehalten des niedrigen niedrigen Widerstandes mit herkömmlichen doppelten-polysilicon zweipoligen Designs verband. Dopant wird eingepflanzt, um die tatsächliche Unterseite durch das gleiche dielektrische Fenster zu bilden, in dem der polysilicon Emitter-Kontaktbestandteil später verursacht wird. Nach Polyabsetzung innerhalb des Fensters und der Ätzung, zum des polysilicon Emitter-Kontaktbestandteils zu verursachen, wird Großwinkel Neigung-Ionenimplantation eingesetzt, um eine Verbindung Unterseite zwischen der tatsächlichen Unterseite und einer folgend-gebildeten niedrigen Kontaktregion zu bilden. Gekippte Einpflanzung ermöglicht der Verbindung Unterseite Region, unter die Ränder des polysilicon Emitter-Kontaktbestandteils zu verlängern und stellt einen niedrigen Widerstand Weg zwischen der tatsächlichen Unterseite und der äußeren Unterseite her. Herstellung der Vorrichtung wird viel über einem herkömmlichen Doppeltpolytransistor vereinfacht, besonders wenn gekippte Einpflanzung bereits im Prozeßfluß zur Form eine verbundene Struktur wie ein LDMOS eingesetzt wird.

 
Web www.patentalert.com

< (none)

< RC calibration circuit with reduced power consumption and increased accuracy

> Long channel MOS transistor that utilizes a schottky diode to increase the threshold voltage of the transistor

> (none)

~ 00011