Magnetic tunnel junction random access memory parallel-parallel architecture wherein an array of memory cells is arranged in rows and columns with each memory cell including a magnetic tunnel junction and a control transistor connected in series. The array of memory cells is constructed with a plurality of columns and each column includes a global bit line coupled to a control circuit. Each column further includes a plurality of local bit lines coupled in parallel to the global bit line and a plurality of groups of memory cells, with each group including a plurality of memory cells connected in parallel between the local bit line and a reference potential.

Μαγνητική σηράγγων αρχιτεκτονική παράλληλος-παραλλήλου μνήμης πρόσβασης συνδέσεων τυχαία όπου μια σειρά κυττάρων μνήμης τακτοποιείται στις σειρές και τις στήλες με κάθε κύτταρο μνήμης μιας μαγνητικής σύνδεσης σηράγγων και μιας κρυσταλλολυχνίας ελέγχου που συνδέονται συμπεριλαμβανομένης στη σειρά. Η σειρά κυττάρων μνήμης κατασκευάζεται με μια πολλαπλότητα των στηλών και κάθε στήλη περιλαμβάνει μια σφαιρική γραμμή κομματιών που συνδέεται με ένα κύκλωμα ελέγχου. Κάθε στήλη περιλαμβάνει περαιτέρω μια πολλαπλότητα τοπικού συνδεμένου παράλληλα γραμμές παράλληλου κομματιών στη σφαιρική γραμμή κομματιών και μια πολλαπλότητα των ομάδων κυττάρων μνήμης, με κάθε ομάδα συμπεριλαμβανομένης μιας πολλαπλότητας του συνδεδεμένου παράλληλα κύτταρα παραλλήλου μνήμης μεταξύ της τοπικής γραμμής κομματιών και μιας δυνατότητας αναφοράς.

 
Web www.patentalert.com

< (none)

< Method of fabricating nitride crystal, mixture, liquid phase growth method, nitride crystal, nitride crystal powders, and vapor phase growth method

> Semiconductor device capacitor using a fill layer and a node on an inner surface of an opening

> (none)

~ 00011