Cache control device and manufacturing method thereof

   
   

A cache control device comprises a command control section 43 for receiving a cache deterioration report and generating a cache flush mode initiation signal which performs degeneration of the cache 44, a software interrupt section 52 for interrupting the supply of commands from software in response to the cache flush mode initiation signal, a command generating section 53a for generating fetch requests in which cache data flushing occurs to the cache in response to the cache flush mode initiation signal, an address generating section 54 for generating addresses for flushing the cache data in response to the cache flush mode initiation signal, and a request counter 58 for specifying ways at which flushing of the cache will be performed, whereby degeneration is possible where different CPUs are mounted in the system, or where a CMP micro architecture is employed, without the necessity of changing the system hardware or OS, or making additions to the computer architecture.

Un dispositif de commande de cachette comporte une unité de commande de commande 43 pour recevoir un rapport de détérioration de cachette et produisant d'un signal de déclenchement de mode d'éclat de cachette qui effectue la dégénération de la cachette 44, une section 52 d'interruption de logiciel pour interrompre l'approvisionnement en commandes de logiciel en réponse au signal de déclenchement de mode d'éclat de cachette, une commande produisant de la section 53a pour se produire cherchent les demandes dans lesquelles le rinçage de données de cachette se produit à la cachette en réponse au signal de déclenchement de mode d'éclat de cachette, à une adresse produisant de la section 54 pour produire des adresses pour rincer les données de cachette en réponse au signal de déclenchement de mode d'éclat de cachette, et à un compteur 58 de demande pour l'indication des manières auxquelles rinçage de la cachette sera exécuté, par lequel la dégénération soit possible où CPUs différents sont montés dans le système, ou où une architecture micro de CMP est utilisée, sans nécessité de changer le matériel de système ou l'OS, ou de faire des additions à l'architecture d'ordinateur.

 
Web www.patentalert.com

< Evaluation and optimization of code

< Methods and apparatus for implementing a chche replacement scheme

> Methods and systems for eliminating data redundancies

> Bandwidth-adaptive, hybrid, cache-coherence protocol

~ 00174