Method for evaluation of scalable symmetric multiple processor cache coherency protocols and algorithms

   
   

A system and method of evaluating cache coherency protocols and algorithms in scalable symmetric multiple processor computer systems. The system includes scalable 32-byte or larger cache lines wherein one specific byte in the cache line is assigned for write and read transactions for each specific 32-bit processor. The method includes steps to ensure each 32-bit processor writes and reads to and from the specific byte in the cache line assigned to that 32-bit processor.

Un sistema y un método de evaluar protocolos y algoritmos de la coherencia del escondrijo en sistemas informáticos múltiples simétricos scalable del procesador. El sistema incluye 32-byte scalable o líneas más grandes del escondrijo en donde un octeto específico en la línea del escondrijo se asigna para escriben y leen las transacciones para cada procesador 32-bit específico. El método incluye pasos para asegurar cada procesador 32-bit escribe y lee a y desde el octeto específico en la línea del escondrijo asignada a ese procesador 32-bit.

 
Web www.patentalert.com

< Methods and systems for eliminating data redundancies

< Bandwidth-adaptive, hybrid, cache-coherence protocol

> Memory system and method of using same

> System and method for restoring data from secondary volume to primary volume in a data storage system

~ 00174