Method for manufacturing and batch testing semiconductor devices

   
   

A semiconductor device test apparatus according to the present invention includes a circuit board 103 and a film 105. A plurality of electrodes 103c are formed at the circuit board 103 at positions that face opposite a plurality of electrodes 201a at a device to be measured 201, whereas bumps 105b are formed at the surface of the film 105 located toward the device to be measured 201, at positions that face opposite the plurality of electrodes 201a at the device to be measured 201 and electrodes 105c are formed at the surface of the film 105 located toward the circuit board 103 at positions that face opposite the plurality of electrodes 103c at the circuit board 103. The bumps 105b formed at one surface of the film 105 and the electrodes 105c formed at another surface of the film 105 are electrically connected with each other via through holes 105d to support semiconductor devices having electrodes provided at a fine pitch and to improve durability.

Un appareillage d'essai de dispositif de semi-conducteur selon la présente invention inclut une carte 103 et un film 105. Une pluralité des électrodes 103c sont formées à la carte 103 aux positions qui font face vis-à-vis d'une pluralité des électrodes 201a à un dispositif à mesurer 201, tandis que les bosses 105b sont formées sur la surface du film 105 situé vers le dispositif à mesurer 201, aux positions que qui font face vis-à-vis de la pluralité des électrodes 201a au dispositif à mesurer 201 et les électrodes 105c sont formées sur la surface du film 105 situé vers la carte 103 aux positions qui font face vis-à-vis de la pluralité des électrodes 103c à la carte 103. Les bosses 105b formées sur une surface du film 105 et des électrodes 105c formées sur une autre surface du film 105 sont électriquement reliées à l'un l'autre par l'intermédiaire des trous traversants 105d pour soutenir des dispositifs de semi-conducteur ayant des électrodes fournies à un lancement fin et pour améliorer la longévité.

 
Web www.patentalert.com

< Disabler circuit

< Universal wafer carrier for wafer level die burn-in

> Adaptive ballast control IC

> Packaged microelectronic devices and methods for packaging microelectronic devices

~ 00173