Programmable logic devices with stabilized configuration cells for reduced soft error rates

   
   

Programmable logic devices are provided having configuration memory cells that exhibit decreased soft error rates. A stabilizing capacitor may be connected between each of the memory cell's input and output terminals. The capacitor may be a metal-insulator-metal capacitor formed using a vertical structure, a horizontal structure, or a hybrid vertical-horizontal structure. The memory cell may have inverter transistors of increased strength to help stabilize the memory cell.

Des dispositifs de logique programmables sont fournis en ayant des cellules de mémoire de configuration que l'objet exposé a diminué des taux d'erreur mineure. Un condensateur stabilisant peut être relié entre chacune de l'entrée des cellules de mémoire et les bornes de rendement. Le condensateur peut être un condensateur de métal-isolateur-métal formé en utilisant une structure verticale, une structure horizontale, ou une structure vertical-horizontale hybride. La cellule de mémoire peut faire stabiliser des transistors d'inverseur d'une résistance accrue à l'aide la cellule de mémoire.

 
Web www.patentalert.com

< Method and system for securing and controlling an electro-statically driven micro-mirror

< Absolute calibration of optical flats

> Generation triple-targeting, chiral, broad-spectrum antimicrobial 7-substituted piperidino-quinolone carboxylic acid derivatives, their preparation, compositions and use as medicaments

> In situ plasma process to remove fluorine residues from the interior surfaces of a CVD reactor

~ 00173