Pipelined analog to digital conversion systems are provided having cascaded
multi-bit successive approximation register subconverter stages. Capacitor
arrays are provided in the subconverter stages, where switching logic
selectively couples the capacitors to operate in sample, conversion, and
residue amplification modes for generating multi-bit subconverter digital
outputs and analog subconverter residue outputs. In one implementation,
the capacitors are switched according to a thermometer code to reduce
differential converter non-linearity, and the first subconverter stage
gain is reduced to improve the conversion system bandwidth.
Canalizzato i sistemi di conversione a digitali analog sono forniti procedendo in sequenza le fasi successive del subconverter del registro di approssimazione della multi-punta. Gli allineamenti del condensatore sono forniti nelle fasi del subconverter, in cui la logica di commutazione coppia selettivamente i condensatori per funzionare in campione, nella conversione e nei modi di amplificazione del residuo per la generazione le uscite digitali del subconverter della multi-punta e delle uscite analog del residuo del subconverter. In un'esecuzione, i condensatori sono commutati secondo un codice del termometro per ridurre la non linearità differenziale del convertitore ed il primo guadagno della fase del subconverter è ridotto per migliorare la larghezza di banda del sistema di conversione.
