A memory device includes a plurality of memory arrays, each memory array
being coupled to an input data bus and an output data bus, a clock
generator that generates an internal clock signal to form at least one
transfer cycle to control timing of data transfer to and from the
plurality of memory arrays, and a controller that controls read and write
operations from and to the plurality of memory arrays. In one embodiment,
the controller receives a command word containing at least a first command
and a second command and executes the first and second command on the same
transfer cycle.
Μια συσκευή μνήμης περιλαμβάνει μια πολλαπλότητα των σειρών μνήμης, κάθε σειρά μνήμης που συνδέονται με ένα λεωφορείο δεδομένων εισόδου και ένα λεωφορείο δεδομένων εξόδου, μια γεννήτρια ρολογιών που παράγουν ένα εσωτερικό σήμα ρολογιών για να διαμορφώσουν τουλάχιστον έναν κύκλο μεταφοράς για να ελέγξουν το συγχρονισμό της μεταφοράς στοιχείων σε και από την πολλαπλότητα των σειρών μνήμης, και ένας ελεγκτής που ελέγχει διαβασμένος και γράφει τις διαδικασίες από και στην πολλαπλότητα των σειρών μνήμης. Σε μια ενσωμάτωση, ο ελεγκτής λαμβάνει μια λέξη εντολής που περιέχει τουλάχιστον μια πρώτη εντολή και μια δεύτερη εντολή και εκτελεί την πρώτη και δεύτερη εντολή στον ίδιο κύκλο μεταφοράς.
