Local emulation of data RAM utilizing write-through cache hardware within a CPU module

   
   

In a processor module having a local software visible data memory and a write through cache connected to an external memory space external to the processor module over a bus, a method and apparatus for supplementing the local software visible data memory utilizing the write through cache is disclosed which may comprise: a processor bus interface and memory management unit adapted to detect a processor write operation to a preselected location in the external memory space that is not currently a cached address line, that will cause a cache miss, to decode the write operation to the preselected external memory space location as a RAM emulation write operation and to place in the cache pseudo data at the respective address line in the cache, without executing a fetch and store from the actual external memory location in response to the cache miss. The method and apparatus may further comprise the processor bus interface and memory management unit further adapted to subsequently ignore the write through command from the processor when the processor writes to the address without a cache miss. The external memory space may include a cacheable portion of external memory space and a non-cacheable portion of the external memory space; and, the preselected external memory space may be located within the cacheable portion of the external memory space. The module may be implemented on an integrated circuit and comprise a portion of a computer and communication link interface and may include a plurality of modules and may be contained on a host bus adapter card.

Em um módulo de processador que tem uma memória visível dos dados do software local e uma escrita através do esconderijo conectado a um espaço de memória externo externo ao módulo de processador sobre uma barra-ônibus, um método e um instrumento para suplementar a memória visível dos dados do software local que utiliza a escrita através do esconderijo são divulgados que pode compreender: uma gerência que da relação e da memória de barra-ônibus do processador a unidade se adaptou para detectar um processador para escrever a operação a uma posição preselected no espaço de memória externo que não é atualmente uma linha cached do endereço, aquela fará com que uma falta de esconderijo, descodifique a operação da escrita à posição externa preselected do espaço de memória enquanto uma emulation da RAM escreve a operação e ao lugar nos dados pseudo do esconderijo na linha respectiva do endereço no esconderijo, sem executar buscar e uma loja da posição de memória externa real na resposta à falta de esconderijo. O método e o instrumento podem mais mais compreender a unidade da gerência da relação e da memória de barra-ônibus do processador adaptada mais mais para ignorar subseqüentemente a escrita com o comando do processador quando o processador escreve ao endereço sem uma falta de esconderijo. O espaço de memória externo pode incluir uma parcela cacheable do espaço de memória externo e uma parcela non-cacheable do espaço de memória externo; e, o espaço de memória externo preselected pode ser ficado situado dentro da parcela cacheable do espaço de memória externo. O módulo pode ser executado em um circuito integrado e compreender uma parcela de um computador e de uma relação da ligação de comunicação e pode incluir um plurality dos módulos e pode ser contido em um cartão do adaptador da barra-ônibus do anfitrião.

 
Web www.patentalert.com

< Virtual sequential data storage (VSDS) system with router conducting data between hosts and physical storage bypassing VSDS controller

< Method and apparatus for altering the effective mode index of an optical waveguide

> Portable computing device and associated method for analyzing a wireless local area network

> Method and apparatus for physical width expansion of a longest prefix match lookup table

~ 00172